//https://hdlbits.01xz.net/wiki/Module_shift
module top_module (
	input clk,
	input d,
	output q
);
	wire a, b;	// 声明两个wire变量，命名为a, b

	// 对my_dff用了三个不用的名字d1, d2, d3 进行了三次实例化
	// 端口使用了位置连接的方式( input clk, input d, output q)
	my_dff d1 ( clk, d, a );
	my_dff d2 ( clk, a, b );
	my_dff d3 ( clk, b, q );

endmodule